Implementación de Filtros Digitales Tipo FIR en FPGA
En este artículo se hace la descripción del diseño de un filtro digital tipo FIR con ocho bits de ancho de datos. Este sistema ha sido implementado en un FPGA (SPARTAN 3E de XILINX) y posee un software que realiza el cálculo de los coeficientes del filtro y la reconfiguración del hardware. Las pruebas se realizaron usando el programa MATHLAB para verificar su funcionamiento.
Saved in:
| Main Authors: | , , |
|---|---|
| Format: | Digital revista |
| Language: | Spanish / Castilian |
| Published: |
Instituto Politécnico Nacional, Centro de Innovación y Desarrollo Tecnológico en Cómputo
2008
|
| Online Access: | http://www.scielo.org.mx/scielo.php?script=sci_arttext&pid=S1870-90442008000100012 |
| Tags: |
Add Tag
No Tags, Be the first to tag this record!
|